以集成电路芯片为代表的微电子技术不仅在信息社会的发展历程中起到了关键性作用，也在5G通信、人工智能等前沿科技领域和无人驾驶、物联网等新兴应用领域扮演着至关重要的角色。电子元器件逐步向着低成本、小型化、高度集成化的方向发展。这也要求集成电路技术（Integratedcircuit,IC）应该具有更高的I/O密度和更短的线宽、线距来提高芯片集成度。 过去微电子技术的发展历程，性能的提升很大程度上依赖于光刻技术的进步所带来的晶体管特征尺寸的减小。然而近年来随着技术节点的不断演进，晶体管的特征尺寸已逐渐逼近物理极限，想要继续沿“摩尔定律”缩减特征尺寸越来越困难。而采用新型封装技术来提升集成电路的整体性能，例如系统级封装（SiP）、三维集成（3-D integration）等通过将多层管芯（die）垂直堆叠，并使用硅通孔（TSV）实现管芯间的垂直互连，可大幅减小全局互连长度，从而减小延时和功耗，提升集成电路的整体性能。而TSV孔的工艺就成为了先进封装的关键技术。 TSV，即硅通孔技术，是推动芯片垂直堆叠互连的关键技术。它通过硅质通道垂直穿透多个堆叠的芯片或层次，实现不同功能芯片的集成。这种技术主要依赖铜等导电材料进行填充，从而完成硅通孔的垂直电气连接，有效减少信号延迟，降低电容和电感，进而促进芯片的低功耗、高速通信，并满足带宽增加和器件集成小型化的需求。 在此之前，芯片间的连接大多局限于水平方向，而TSV技术的出现，使得垂直堆叠多个芯片成为可能。引线键合和倒装焊的凸点技术为芯片提供了对外的电连接，再布线技术则负责芯片内部水平方向的电连接，而TSV则专注于硅片内部垂直方向的电连接。 背面垂直连接：这种应用方式无需芯片堆叠，TSV位于中介层，主要用于连接至晶圆背面的焊盘。 2.5D封装：在此应用中，硅中介层的TSV连接上下层。TSV技术使得中介层能够高效地传递数据和信号，从而提升了整体性能。 3D封装：这是TSV技术的核心应用之一。通过在硅中介层中布置TSV，可以实现芯片的垂直堆叠，从而大幅提高集成度和性能。 TSV的关键工艺流程 首先，通过深硅刻蚀形成微孔结构，随后，依次进行绝缘层、阻挡层以及种子层的沉积，以确保孔壁的完整性和电性能的稳定。接着，进行深孔填充，选择适当的材料以填充微孔。填充完成后，通过退火工艺来优化材料的性能。最后，利用CMP减薄技术对晶圆进行减薄，以及制备和叠加Pad等工艺，从而完成TSV的整个制作流程 孔成型：孔成型是TSV制作的首要步骤，可采用激光打孔、干法刻蚀或湿法刻蚀等方法。其中，深硅刻蚀（Deep Reactive Ion Etching，DRIE）的Bosch工艺因其在各向异性的控制及通孔垂直度的保证上的卓越表现，而成为目前应用最广泛的工艺。 沉积绝缘层：在TSV孔内沉积绝缘层至关重要，它能够有效地实现硅衬底与孔内传输通道的绝缘，从而防止TSV通孔之间的漏电和串扰。常用的绝缘介质材料包括PECVD、SACVD、ALD以及热氧化法等。 沉积阻挡层/种子层：在2.5D TSV中介层工艺中，铜常被选作TSV通孔内部金属互联材料。为了确保电镀铜能顺利填充TSV通孔，需要在孔内预先制备电镀阻挡/种子层，通常选用Ti、Ta、TiN、TaN等材料。这些种子层不仅与电镀电极相连，还起到引导TSV孔填充的作用。 电镀填充工艺：这是TSV深孔填充的关键技术，直接影响到后续器件的电学性能和可靠性。可用的填充材料包括铜、钨、多晶硅等，通过电镀技术实现高效填充。 CMP（化学机械抛光）工艺和背面露头工艺：CMP技术用于去除硅表面的二氧化硅介质层、阻挡层和种子层，为背面露头工艺做准备。而背面露头技术则包括晶圆减薄、干/湿法刻蚀等工序，旨在使TSV露出以进行后续连接。 晶圆减薄：在晶圆表面平坦化后，需要进一步进行晶圆背面的减薄以露出TSV。这通常通过机械磨削、CMP或湿法腐蚀等技术实现。
TSV 的三种主要应用方向
TSV 技术在芯片制造中发挥着至关重要的作用，其应用方向主要包括背面连接、2.5D封装和3D封装。具体来说：
|
上一条：TGV开孔工艺关键参数测量
下一条：晶圆背面减薄翘曲厚度测量 |
返回列表 |
